Не совсем понимаю, но может быть проблема в этом: The receiver includes a parity checker, control logic, a Shift Register and a two level
receive buffer (UDR)
Это значит, што для прочистки приёмника после оверрун Вам надо читать
три раза - два раза для буффра и один раз для шифтрегистра. Вы можете использовать также этого:
If the Receiver is disabled (RXEN = 0),
the receive buffer will be flushed and consequently the RXC bit will become zero.