Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Среда
2 апреля
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Средства и методы разработки
317248
Топик полностью
Evgeny_CD
Архитектор
(24.03.2012 16:14, просмотров: 349)
ответил
Vit
на
припомнилось как в ПЛИС тайминги ровнял...
В смысле - компенсировал задержку распространения IO пинов, привязанных к одному и тому же клоковому сигналу?
Ответить
между целлами
Vit
(525 знак., 24.03.2012 16:42 - 17:09
,
youtube
)
Пардон, не понял. Дизайн был асинхронным что ли?
-
Evgeny_CD
(24.03.2012 16:47
)