caxapa.ru :: SDRAM самый просто 128 Мбит Х 16 шина, FPGA Spartan 3e-100 QFP100. Она только как буфер + выделение начала кадра. Цели получить супер-скорость не было, была цель сделать как можно проще, 1fps было за глаза по задаче. Ввод делали через DMA в

Evgeny_CD, Архитектор (28.03.2012 14:37, просмотров: 85) ответил SergQ на ПЛИС и SDRAM какие использовали?

SDRAM самый просто 128 Мбит Х 16 шина, FPGA Spartan 3e-100 QFP100. Она только как буфер + выделение начала кадра. Цели получить супер-скорость не было, была цель сделать как можно проще, 1fps было за глаза по задаче. Ввод делали через DMA в выделенный для этого 16к кусок ОЗУ LPC. Из-за малого размера этого куска и малой буферной памяти в ПЛИС был приличный геморрой с кодингом, но все удалось.

Ответить

- на какой частоте в SDRAM писали? - SergQ(28.03.2012 14:58)
  - Ну ты спросил! Это было 3 года назад. Мегов 50 или 80, вроде как. - Evgeny_CD(28.03.2012 15:04)
    - Я забыл главное - SDRAM на FPGA у нас не было!!! Т.е. был буфер 4 2к блока в FPGA, далее по DMA все втаскивалось в 16к SRAM на кристалле, а потом программно пересылалось в SRAM, подрубленный к LPC24xx. FPGA кодер, который был в тот момент, SDRAM Evgeny_CD(30 знак., 30.03.2012 10:19)
    - т.е на пиксельной частоте? или на меньшей? - SergQ(28.03.2012 16:25)
      - 27 мегабайт в секунду пиксельная для стандартного TV сигнала. - Ralex(28.03.2012 19:13)
        
        Точнее, 27 Мгц тактовая. Каждый пиксель есть 2 отсчета, по 8 байт, каждый байт передается по фронту клока. - Evgeny_CD(28.03.2012 19:16)
      - Точно большей. - Evgeny_CD(28.03.2012 17:31)

Микроконтроллеры