Evgeny_CD, Архитектор (05.06.2012 22:25, просмотров: 124) ответил Vladimir Ljaschko на Евгений, вопрос есть. Вот провинутые ARM>7 |>M3. Частота ядра >200 MHz, макс частота контроллера SDRAM 120 MHz. Как это сочетается? Память тормозит ядро, или я торможу ядро?
Есть много разные ограничений. SDRAM SDR, если строго по JEDEC, 133 Мгц макс. Есть разогнанная производителями память 166 и даже 200 Мгц, но производители контроллеров от греха подальше даже менее 133 делают. Либо так PLL и коэффициенты легли, что 120 макс.
Далее надо DDR, но либо маркетинг не позволил, либо с дополнительными PLL и фазосдвигающими цепями решили не возиться.
>200 Мгц ядро - это 90 нм и тоньше.
FLASH обычно 30 нс, и от техпроцесса это слабо зависит. Renesas умеет делать FLASH 10 нс, но это ее ноу-зау.
Про кеши уже объяснили. Тонкость в пакетном режиме обмена данными. Оно выдает после CL данные каждый такт до завершения пакета, так что кеш работает эффективно. Чтобы понять - надо курить доку на SDRAM, там обычно все сверхподробно расписано.
Часто во FLASH контроллерах кеши не ставят. Я дого думал, что за херня такая - SDRAM без кеша. А потом догнал, что это мудацкое мнение.
SDRAM без кеща полезна для медленных буферов и больших медленных данных. Типа таблицы файловой системы держать, БД в памяти и прочая. Очень и очень полезно, и если акуратно использовать, не тормозит совсем.