К сожалению, я в HDL-языках вообще ни бум-бум :( Лет 7-8 назад пользовался лишь схемотехническим вводом. Посмотрел сейчас в ISE 14.1 - поддерживается AHDL, VHDL, Verilog. Причем после схемотехнического ввода автоматом генерируются описания параллельно сразу во всех трех HDL.