ыыыы (18.06.2012 17:50, просмотров: 1) ответил shandrei на подскажите в чем проблема (FPGAdv, xilinx).
вообще-то по делу лучше на электрониксе спрашивать :) я бы советовал reg_addr объявить как std_logic_vector(5 downto 0). вхдл строго типизированный язык и сравнение константы с параметризированным типом может ему не понравится. а вообще лучше пользовать верилог