-
- Попросите у SiLabs полную схему их АЦП. Я думаю, там будет несколько сложнее, и источников погрешностей побольше. - SciFi(06.09.2012 12:34)
- Отписал у них на форуме (хотя, надо бы в техподдержку было)...Спят они уже, похоже... - zlogic(06.09.2012 12:37)
- Одно из возможных объяснений: на входе стоит буфер, который обрезает сигнал на уровне Vref. И тогда про перегрузку можете забыть. - SciFi(06.09.2012 12:46)
- У Silabs? Конечно. А как PGA без буфера. - fk0(06.09.2012 14:57)
- Одно из возможных объяснений: на входе стоит буфер, который обрезает сигнал на уровне Vref. И тогда про перегрузку можете забыть. - SciFi(06.09.2012 12:46)
- Отписал у них на форуме (хотя, надо бы в техподдержку было)...Спят они уже, похоже... - zlogic(06.09.2012 12:37)
- Попросите у SiLabs полную схему их АЦП. Я думаю, там будет несколько сложнее, и источников погрешностей побольше. - SciFi(06.09.2012 12:34)