ARM, RISC-V контроллеры

Звучит интересно.  Насколько я понял, процесс записи отвязан от процесса чтения через FIFO. Термин DMA, строго говоря, не катит - где тут DIRECT mem access? FIFO для периферии в данном случае (DDS) предполагает, что запросы таймера должны попадать на этот DAC + его FIFO, т.е. сам DAC (а не контроллер DMA) должен синхронизироваться от таймера. Все бы ничего, но на конфигурацию этой фигни и проверку уйдут недели, и не верю, что разработчики кристалла способны это разработать без ошибок.