МК: ATXMEGA256A3-AU, используется внутренний 32МГц генератор через PLL, частоту тактирования могу программно менять от 20 до 50МГц с шагом 2МГц (понимаю что ограничение 32МГц, а с учетом errata 30МГц). На цепях PDI и RESET ничего не висит, кроме разъема PDI.
Схему БП в прикрепленном файле.
D даташите есть фраза относительно PDI "Не предъявляются ограничения к частоте системной синхронизации". Вопрос такой: запись во fuses связана с системной частотой, или полностью асинхронна?