caxapa.ru :: Не сморю - многие мои идеи нестандартны, и не все выдерживают проверку реальностью. Но выхлоп от выдержавших проверку заставлет меня инвестировать в поиск нового.

Evgeny_CD^{Архитектор} (28.02.2013 15:47, просмотров: 188) ответил Shura на Эт спорный вопрос - кто из вас дурью мается..... :-Р

Не сморю - многие мои идеи нестандартны, и не все выдерживают проверку реальностью. Но выхлоп от выдержавших проверку заставлет меня инвестировать в поиск нового.

Ответить

- сейчас обычно нет смысла вешать на маленький МК внешнюю параллельную шину. Это раньше был i51, где-то там далеко 6800 и Z8, и всё, все проекты считай на одном МК делались. А сейчас нафига? Надо внешняя шина - возьмите другой МК и не из*бствуйте - koyodza(28.02.2013 15:54)
  - А вот я не понимаю, почему. Если надо ввесли их аппаратного блока 64 байта (условно), оптом их обработать и выдать воздействие, и чтобы всасывание/высасывание было по DMA с минимальной латентностью. А эти 64 байта порождаются неким простым Evgeny_CD(56 знак., 28.02.2013 17:45)
    - для задач, решаемых простыми МК, сейчас можно подобрать кристалл с оптимальной периферией на борту под 99% задач. Если этой периферии нет, то наверняка и простым МК она не будет решаться. В общем, сфероконина очередная - koyodza(28.02.2013 18:15)
      - Спасибо за мнение. Все, что не влазит в ложе - обрезать. Позитивный стиль мышления. - Evgeny_CD(28.02.2013 18:17)
        
        не так. Нельзя впихнуть невпихуемое. Если задача требует применения ПЛИС, то наверняка М0 ей тоже будет мало, возьмите МК чуть дороже, он либо справится с задачей своими силами (если речь идёт о ПЛИС за $2) либо будет иметь внешнюю шину koyodza(55 знак., 28.02.2013 18:46)
        
        Вот в этом и состоит ограничение мышления, от которого я своих инженеров всегда отучал. Evgeny_CD(543 знак., 28.02.2013 19:06)
        
        приведите конкретные примеры, где нужно именно такое решение - koyodza(28.02.2013 20:15)
        
        Щаз! Описание сути целевой задачи я оставлю при себе. - Evgeny_CD(28.02.2013 20:16)
        
        О, угадал :-) Зачем тогда постить периодически решение задачи, условие которой неизвестно? - Shura(28.02.2013 20:21)
        
        тогда нах нам эти мысли вслух? koyodza(95 знак., 28.02.2013 20:18)
        
        Sample and Hold? не, не слышал :-Р - Shura(28.02.2013 19:15)
        
        С памятью на 10 отсчетов? Точно не слышал! - Evgeny_CD(28.02.2013 19:28)
        
        У меня на 1024 есть :-) Которые потом неспешно окучиваются медленным точным АЦП - Shura(28.02.2013 19:31)
        
        CCD? - Evgeny_CD(28.02.2013 19:32)
        
        Не совсем, но похоже. А вот тебе обычный, на 32 канала. - Shura(28.02.2013 19:34, ссылка)
        
        Интересно, сколько такая фундервафля стоит (Digikey не знает). И медленная она. - Evgeny_CD(28.02.2013 19:48)
        
        И ваще, я что-то не вкурил как ПЛИС поможет одновременно оцифровать сигналы - Shura(28.02.2013 19:36)
        
        Цифруют АЦП, но фишка в трех одновременных каналах. - Evgeny_CD(28.02.2013 19:44)
        
        три одновременных канала как раз делается тремя внутренними АЦП без всего этого огорода снаружи. А для большего количества каналов уже МК за $2 маловат будет, всё равно придётся брать покрупнее - koyodza(28.02.2013 20:17)
        
        И чё - ПЛИС тут каким боком? - Shura(28.02.2013 19:59)
        
        да никаким - koyodza(28.02.2013 20:13)
        
        Дело хозяйское. Я не буду настаивать, что FPGA Вам не нужна. Но и вы не будет настаивать на том, что она МНЕ не нужна. - Evgeny_CD(28.02.2013 20:17)
        
        -> - koyodza(28.02.2013 20:31, ссылка, ссылка)
        
        дай угадаю - задача секретная, разглашению не подлежит :-) - Shura(28.02.2013 20:17)
        
        Кстати, что-то такое я тут спрашивал. Рекомендации ограничились внешним ФИФО от кайперса. - POV(28.02.2013 19:47)
    - Повесьте FPGA на SPI, заодно и пины сэкономите. А если так важна латентность, поставьте процессор с интегрированной FPGA или наоборот. - vmp(28.02.2013 17:52)
      - Ысче раз. Процик за $2 и FPGA $3 стоят несколько менее, чем FPGA со встроенными процами. И, главное, жрут не в пример меньше. - Evgeny_CD(28.02.2013 17:55)
        
        Так с внешней шиной уже не $2 будет стоить. А если с внешней шиной, позволяющей работать внешнему мастеру (из FPGA) - и того больше. vmp(373 знак., 28.02.2013 18:03)
        
        Еще раз, медленно, по буквам. FreeScale CF+ простые камни (64 FLASH) имеют внешнюю шину, 4 канала DMA и стоимость $2 в небольшом опте. Минус - не такая распространенная архитектруа. Evgeny_CD(854 знак., 28.02.2013 18:32)
        
        Для засасывания данных можно попробовать задействовать интерфейс камеры. Он много где есть. - =AlexD=(28.02.2013 20:54)
        
        +1, но не в 2-х баксовых контроллерах! Еще MMC контроллер для обмена с FPGA самое то, QSPI (30 Мбайт/сек получить можно без изврата). Еще раз о возможной цене реализации моей задумки. $2 - контроллер. $3 - FPGA. А теперь самое интересное - АЦП. Evgeny_CD(77 знак., 28.02.2013 21:09)
        
        нах он нужен? Добавьте $3 и купите нормальный МК с тремя АЦП на борту и DMA к ним - koyodza(28.02.2013 21:15)
        
        Тут мы с Вами попадаем в критикуемую Вами теоретическую область. Когда у меня есть FPGA + MCU, я процессе отладки я могу взять мощную FPGA и мощный MCU. И иметь запас ресурсов на порядок для отладки и проверки алгоритимов. Evgeny_CD(1046 знак., 28.02.2013 21:40, ссылка)
        
        "Я вас умоляю!" Перед "инвестициями в проект" покупается демоборда и проверяются критичные вещи на ней в течение месяца-двух, не более. - Shura(28.02.2013 21:59)
        
        Вот вот. Покупается евалборда хоть на том же Actel, усе проверяется, и потом куда его пхать? - Evgeny_CD(28.02.2013 22:19)
        
        Прикалываешься так? Покупается евалборда на том, что под сомнением - хватит ресурсов или нет. Грузишь туда ресурсно-критичный кусок и развеиваешь сомнения. - Shura(28.02.2013 23:15)
        
        ок. Каждый остался при своем мнении. - Evgeny_CD(28.02.2013 22:02)
        
        А как часто наступает "событие"? - Ruslan(28.02.2013 19:20)
        
        Один раз в 70...500 мкс. Распределение случайное. - Evgeny_CD(28.02.2013 19:26)
        
        описанная ерунда с АЦП делается на STM32 без всяких внешних ПЛИС koyodza(191 знак., 28.02.2013 18:51)
        
        А что, у STM32 ADC может 9 MSPS 8 бит выдавать? - Evgeny_CD(28.02.2013 18:54)
        
        да, у F303 может. У F4 и F2 немного меньше, но около. И не 8 бит, а 12 сразу - koyodza(28.02.2013 18:55)
        
        А всякие там автосканы каналов и проч? Т.е. чтобы компаратор сработал, и оно запустилось оцифровывать 3 входа, пока его не остановят? - Evgeny_CD(28.02.2013 19:00)
        
        с такой скоростью будет один вход. Если чуть срезать жирок по скорости, будет и автоскан каналов - koyodza(28.02.2013 19:01)
        
        Значит, я недостаточно вкуривал доку на STM32. - Evgeny_CD(28.02.2013 19:08)
        
        У F4 на кристалле 3 шт. 12-бит АЦП, каждый из которых дает 2.4 MSPS. При 8 битах будет 3.2 MSPS на канал. - vmp(28.02.2013 21:28)
        
        они умеют в interleave mode работать, ещё со времён F1, соответственно можно все АЦП использовать как один почти на 10MSPS, а у F303 они ещё немного быстрее - koyodza(28.02.2013 22:04)
        
        Это хорошо. Но нужного мне PWM там нет. Изучал. Его точно на логике надо делать. Т.е. можно взять F4 + FPGA, это будет хорошим вариантом, кроме цены. - Evgeny_CD(28.02.2013 21:42)
        
        какой именно PWM Вам нужен? Может, удастся найти koyodza(70 знак., 28.02.2013 23:10)
        
        так отож. Но, подозреваю, не только его доку. Хотите об этом поговорить? - koyodza(28.02.2013 20:12)
        
        не такая распространённая архитектура - соответственно не такие распространённые задачи, где надо МК за $2 с внешней шиной. Так зачем Вы нам моск парите - koyodza(28.02.2013 18:48)

Средства и методы разработки