Схемы, платы, компоненты

я имел ввиду test point для bed-of-nails (те которые задаются специально еще на этапе разработки схемы, а не там где получится via во время разводки), а не для себя на время отладки. делать все платы в серии с расчетом на удобство использования одной-двух из них на столе для отладки/настройки - очень сомнительный подход. также в моем случае количество via под термопадами некоторых IC много меньше чем остальных. именно их то и легко открыть, проверив в 3D-view как писал Ralex так что, пожалуй, с вами не соглашусь.