Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
12 июля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Программируемая логика и ЦОС

Evgeny_CD, Архитектор (19.05.2013 16:41, просмотров: 10000)

Известное, но пусть будет. Manchester манчестер кодер-декодер на CPLD Xilinx. Влазит в цплд 64 макроячейки. Требует тактовую 16 Х битовая частота.

manchester_vhdl.zip manchester_verilog.zip xapp339.pdf

Ответить

- До кучи - декодер на 3-х CLB. Клокается от 5 до 12 битрейтов Д.ARMоед(19.05.2013 19:45)
  - Фантастическая схема. Интересно, кто-нибудь на практике ее юзал - как оно с точки зрения устойчивости к помехам? - Evgeny_CD(19.05.2013 23:51)
    - Не юзал, но могу предположить, что плохо будет работать, если помеха коррелирована с клоком. Учитывая, что здесь клок м.б. асинхронным по отношению ко входным данным, вполне можно сделать его нерегулярным и так отстраиваться от известных Д.ARMоед(78 знак., 20.05.2013 00:06)
      - ECC - понятно, вопросов нет. Тут важно понять, как быстро этот декодер восстановится после сбоя, не будет ли там систематической инверсии, скажем? - Evgeny_CD(20.05.2013 00:18)
        
        Приём ведь посимвольный - размножения ошибок быть не должнО. - Д.ARMоед(20.05.2013 00:27)
  - Спасибо просто громадное! Вот так сразу схему не вкурить, моделировать надо, но внушает... Статья их журнала Хилых за 95 год! Полный журнал вложен... Evgeny_CD(19.05.2013 23:10)