Схемы, платы, компоненты

Взято из «External Memory Interface Handbook. Volume 1: Introduction and Specifications». June 2011 Design Layout Guidelines Layout Guidelines for DDR2 SDRAM Interface Table 1–23 summarizes DDR2 SDRAM layout guidelines. p.1-59 Волновое сопротивление - Для одиночных сигналов должно быть 50-60 Ом ±10%. - Для дифференциальных 100 Ом ±10%. - Неиспользованные переходные отверстия от контактных площадок должны быть удалены для устранения нежелательной емкости. Развязывающие элементы - Конденсаторы должны быть номиналом 0.1мкФ с типоразмером 0402 для минимизации индуктивности. - Располагайте напряжение Vtt как можно ближе к подтягивающим резисторам. - Установите развязывающий конденсатор между Vtt и GND - Используйте один конденсатор 0.1мкФ для каждого вывода Vtt и 0.01мкФ для каждого вывода VDD и VDDQ. Разводка питания - Для GND и 1.8 В выделить отдельный слой. - Разводите VCCIO для памяти в одном отдельном слое с зазором к другим цепям не менее 20-mil (0.508мм). - Разводите Vtt проводником шириной не менее 250-mils (6.33 мм). - Разводите питание PLL проводником шириной не менее 100-mils (2.54 мм). Общие требования к разводке цепей для уменьшения разброса по длительности, сигналы отдельной группы желательно располагать на одном и том же слое. - выполняйте изгибы под углом 45 градусов, исключая повороты в 90 градусов. - избегайте Т-образных разветвлений для критических и тактирующих цепей. - исключите Т-образных разветвлений более 250-mils (6.33 мм). - не проводите сигнальные цепи над расщепленными слоям. - не проводите сигналы рядом с сигналами сброса системы. - исключайте прохождение сигналов ближе 250-mils (0.635 мм) к цепям PCI или системным тактовым сигналам. - длины сигналов данных, адреса и команд не должны отличаться друг от друга более чем 250-mils (6.35 мм), что соответствуем временной задержке с разбросом до 50пс. - сигналы одной байтовой группы DQ не должны отличаться по длине более чем на 50-mils (1.27 мм), что соответствуем временной задержке с разбросом до 50пс, и должны проходить по одним и теме слоям. Разводка тактовых сигналов. - Разводите тактовые сигналы на внутренних слоях с выходом на внешние слои до 500-mils (12.7 мм). - Тактовые сигналы должны отстоять от других сигналов не менее чем10-mils (0.254 мм). - Длины цепей в тактовой паре не должны отличаться более чем на 25-mils или 0.635 мм, что соответствуем временной задержке с разбросом до 5 пс. - Длины дифференциальных тактовых сигналов не должны отличаться более чем на 10-mils (0.254 мм), что соответствуем временной задержке с разбросом до 2 пс. Эти цепи разводятся параллельно. - Цепи дифференциальных сигналов должны быть шириной в 5 mil, с расстоянием между центрами 10-15 mil. Их длина должны быть равна или быть не более чем на 100-mils (2.54 мм) длине, чем цепи сигналов соответствующего адреса и команд. Разводка цепей адреса и команд - Не буферированные цепи адреса и команд более чувствительные к перекрестным наводкам и более зашумлены, чем буферированные. Поэтому не буферированные цепи должны трассироваться на других слоях, чем сигналы данных DQ и маски DM, и с большими зазорами. - не трассируйте дифференциальные сигналы СК и СКЕ близко к сигналам адреса. Правила разводки внешней памяти. - Сохраняйте дистанцию от выводов DDR2 до терминирующих резисторов Vtt не менее чем 500 mil в DQS группе данных. - Сохраняйте дистанцию от выводов DDR2 до терминирующих резисторов Vtt не менее чем 1000 mil в ADR_CMD_CTL группе адреса. - Правила параллельности для DQS[x] группы данных: - 4 mils для трасс менее 0.1 дюйма (примерно 1 зазор до ближайшего полигона) - 5 mils для трасс менее 0.5 дюйма (примерно 1 зазор до ближайшего полигона) -10 mils для параллельных трасс от 0.5 до 1 дюйма (примерно 2 зазора до ближайшего полигона). -15 mils для параллельных трасс от 1 до 6 дюймов (примерно 3 зазора до ближайшего полигона) - Правила параллельности для группы ADR_CMD_CTL и группы CLOCKS следующие: - 4 mils для трасс менее 0.1 дюйма (примерно 1 зазор до ближайшего полигона) - 10 mils для трасс менее 0.5 дюйма (примерно 2 зазора до ближайшего полигона) -15 mils для параллельных трасс от 0.5 до 1 дюйма (примерно 3 зазора до ближайшего полигона). -20 mils для параллельных трасс от 1 до 6 дюймов (примерно 4 зазора до ближайшего полигона) - Все трассы для неродственных сигналов отделяются на 20 mils. - Все сигналы не должны быть длиннее 6 дюймов Правила для терминирующих резисторов - Установку подтягивающих резисторов, если они используются, следует выполнять за приемником сигналов, это уменьшает отражения. - Подтягивающие резисторы должны быть на расстоянии от 0.5 до 1 дюйма после приемника сигнала. - Подтягивающие резисторы примерно равны 56 Ом - Если используются резистивные сети, то: - не включайте в одну сборку цепи от адреса и команд и цепей данных (DQ, DQS, и DM) для исключения перекрестных помех внутри одной сборки. - точность последовательных и подтягивающих резисторов не хуже 1-2%. - последовательные резисторы обычно от 10 до 20 Ом. - последовательные резисторы для адреса и управления обычно сформированы внутри FPGA в конце линии. - DM, DQS и DQ последовательные резисторы обычно в чипах памяти в конце линии. - Если используются резистивные сборки, то: - расстояние к узлу памяти должно быть меньше 750 mils. - расстояние от FPGA до памяти должно быть менее 1250 mils