caxapa.ru :: Думаю, фишка в другом. кеш лайн поди 16 байт. 8 пересылок по 16 битной шине и 4 - по 32битной. Если подсчитать совокупную пропускную способность через транзакции ((16 байт)/(период клока * тактов на транзакцию)), то выигрыш от 32 бит будет

Evgeny_CD, Архитектор (26.07.2013 15:02, просмотров: 100) ответил VVB на А если использовать 16-бит SDRAM, то результаты будут ещё сильнее различаться. Недаром Texas не стал делать 32-бит интерфейс к SDRAM, а ограничился 16-битным (кэш спасёт).

Думаю, фишка в другом. кеш лайн поди 16 байт. 8 пересылок по 16 битной шине и 4 - по 32битной. Если подсчитать совокупную пропускную способность через транзакции ((16 байт)/(период клока * тактов на транзакцию)), то выигрыш от 32 бит будет невелик. А усложнение разводки как платы, так и кристалла, заметное. Также сильно зависит от продвинутости SDRAM контроллера - умение держать банки открытыми, правильная раскладка код и данных по разным банкам и проч.

Ответить

ARM, RISC-V контроллеры