-
- Как-то так: Сидоргек(23.08.2013 16:40)
- Выглядит все хорошо, хотя честно говоря на таких частотах можно было не заморачиваться настолько тщательным выравниванием. Меня удививило что у контроллера DDR2 процессора нет входа VREF, очевидно напряжение пол-питания памяти они формируют Адикм(231 знак., 27.08.2013 12:31)
- 1.8 делаю линейным стабилизатором из 3.3 Схемы в Сидоргек(74 знак., 27.08.2013 18:31)
- Только что увидел Ralex(297 знак., 23.08.2013 23:00)
- Спасибо, в понедельник попробую. Только что-то не помню я такого в схеме Атмелевского кита. И по докам, вроде, и в процессоре и в памяти терминаторы внутрях. - Сидоргек(25.08.2013 00:02)
- С трудом припаяли 100-омный резистор - ничего не изменилось :( - Сидоргек(02.09.2013 15:52)
- Печаль... Смотрели вообще осциллографом, что там с сигналом на CLK? Ralex(1323 знак., 02.09.2013 18:54, картинка)
- А что он увидит на CLK? Смотреть надо вместе с остальными сигналами и то не факт что что-то это даст. Адикм@(455 знак., 02.09.2013 23:45, )
- Печаль... Смотрели вообще осциллографом, что там с сигналом на CLK? Ralex(1323 знак., 02.09.2013 18:54, картинка)
- Терминаторы есть, да не везде! Ralex(523 знак., 25.08.2013 11:44 - 11:51)
- С трудом припаяли 100-омный резистор - ничего не изменилось :( - Сидоргек(02.09.2013 15:52)
- Спасибо, в понедельник попробую. Только что-то не помню я такого в схеме Атмелевского кита. И по докам, вроде, и в процессоре и в памяти терминаторы внутрях. - Сидоргек(25.08.2013 00:02)
- Выглядит все хорошо, хотя честно говоря на таких частотах можно было не заморачиваться настолько тщательным выравниванием. Меня удививило что у контроллера DDR2 процессора нет входа VREF, очевидно напряжение пол-питания памяти они формируют Адикм(231 знак., 27.08.2013 12:31)
- Как-то так: Сидоргек(23.08.2013 16:40)