Средства и методы разработки

правильно ли я понимаю:  http://en.wikipedia.org/wiki/Explicit_Data_Graph_Execution
инструкции (из одного параграфа) раскладываются по узлам статичкески и тупо - то есть в 1-ый узел попадают инструкции 1,5,9,13... во второй 2,6,10... и т.д.? (upd: номера соответственно после занумеровки DAG-а/параграфа "неоптимизирующим" компилером - ну то есть если берем этот граф и растовляем порядковые намера слева-направо, затем сверху-вниз) "адреса" операндов тоже вычисляются статически, то есть если мы злонамерено сдвинем поток инструкций и в 1-ый узел попадет инструкция 6, то операнды будут взяты не оттуда, откуда надо? как вычисляется метрика (та что не дальше 63) - как разность между номерами узлов или хитрее, как нумеруются узлы? так сразу непонятно - зачем ждать декодирования инструкций приемников результата? я подозреваю, что параграфы разделяются по старшим битам адреса? ну то есть существует ограничение на кол-во инструкций в параграфе и короткие параграфы нужно набивать "ноп-ами"? еще раз напишу, что "научную новизну" тут представляет только коммутатор операндов операции с 32/64/80/N битной плавучкой и с любыми хоть 42х битными целыми есть, например, в синопсиской DW, которая за весьма небольшую денежку продается. теоретически можно сделать свою реализацию лучше, но практически - сомневаюсь :) ну и не забываем про TRIPS|EDGE ---------------- >>Каждый процессор имеет доступ к регистровому файлу и к памяти, но записи откладываются до конца параграфа (скорее всего исполняются, но осуществляются в теневые копии регистров). мультипортовый регистровый файл посложнее сделать, чем write buffer