ARM, RISC-V контроллеры

Печаль... Смотрели вообще осциллографом, что там с сигналом на CLK? http://img10.imageshack.us/img10/4829/ezsy.jpg
Всё же еще имеет смысл повозиться с софтовыми настройками DDR контроллера, иногда решение проблемы не там где копаешь... Попробуйте в интернете поискать примеры инициализации, поглубже разобраться с значениями и физическим смыслом регистров. К сожалению, так удаленно сложно придумать еще какие-то версии. Года 3 назад переходили с процессора с DDR-1 контроллером на процессор с DDR-2, было страшно но оказалось всё гораздо проще, 2 микросхемы по 16 бит ШД заработали сразу и без возни, правда штатные настройки решили внимательно изучить и использовать обдуманно, но в конце концов единственное что подстраивали - это tradeoff между запросами кеша и запросами DMA (это не влияет на скорость работы микросхем, это для оптимизации вычислений). Старый процессор с DDR-1 контроллером очень попил крови, на первой версии платы, которая была выпущена в 2006 году, интерфейс хоть и заработал но чудом, так как мой опыт скоростных интерфейсов памяти тогда оставлял желать много лучшего )) в частности дифпары были разведены просто рядом, причем каждый провод дифпары для подстройки длинны имел свою отдельную змейку )) вот на фото дифпары DQS, CLK были не лучше... В вашем случае трассировка выглядит как-то уверенно, возможно, дело не в ней. Хотя запланированное отсутствие терминаторов на скоростных линиях настораживает.