caxapa.ru :: LPC22xx с внешней шиной - ламерские вопросы.

Evgeny_CD (11.11.2005 18:59, просмотров: 3190)

LPC22xx с внешней шиной - ламерские вопросы. Насколько я понял из мануалов, при 56 МГц тактовой (любимый кварц 14.... Х 4) при 12 нс SRAM * запись в ОЗУ - 2 такта * чтение из ОЗУ - 3 такта. Соотвественно, в ARM моде это даст 20 MIPS максимум. Я прав?

- А при использовании 55 нс памяти на чтение надо 2WS дополнительно ставить, => 5 тактов на цикл чтения 32 битного слова => 10 MIPS (при 50 МГЦ). Не густо. - Evgeny_CD(13.11.2005 13:55, )
- Угу ShiphT(131 знак., 11.11.2005 19:32, )
  - Ок. Значит, 10 нс будем ставить. - Evgeny_CD(11.11.2005 20:14, )
    - Вдогонку ShiphT(353 знак., 14.11.2005 10:01, )
      - Круто! Но доставабельны только 8 нс. Да и разводка нужна очень качественная. Но все равно спасибо! - Evgeny_CD(14.11.2005 10:50, )
        
        С разводкой особых проблем не будет, ИМХО. - Ruslan(14.11.2005 12:54, , ссылка)
        
        Хорошо получилось! Даже место под резисторные сборки на шинах есть, если что "звенеть" будет. Супер! - Evgeny_CD(14.11.2005 13:03, )
        
        :) Но это у людей работало - Ruslan(14.11.2005 13:06, )
        
        При использовании кварца на 14 МГц, допустимая частота - 70 МГц. (84 уже перебор), а На этой частоте можно ставить и 8 нс - 76.9 МГц макс =)) - ShiphT(14.11.2005 10:57, )
        
        14.7456*5 = 73.728; 73.7/3=24.6 MIPS. Круто! Осталось дождаться, чтобы IS61LV51216-(8T | 8TI) распространились, и все будет просто кайф! - Evgeny_CD(14.11.2005 11:19, )
        
        IS61LV51216-8T лежат по $12.36. Вот она, материализующаяся мечта! - Evgeny_CD(14.11.2005 11:25, , ссылка)

ARM, RISC-V контроллеры