ARM, RISC-V контроллеры

Errata безрадостная. Мне интересна методика тестирования. Там рассматриваются такие заковыристые случаи которые без внешней наводки хрен обнаружишь. Не представляю как это можно выявить в испеченном кремнии если рассматривать его как "черный ящик". Не иначе тестировали транзисторную модель на компе, причем поглядывая в исходники Verilog (или на чем там они кодят). Но ежели мучили модель что им мешало провести тесты до запуска в продакшн ??? И еще: забажили модули которым сто лет в обед, например FlexCan . Это свежие индусы постарались или (не дай бог) такие баги имеются во всех производимых чипах???