Evgeny_CD, Архитектор (17.02.2014 23:29, просмотров: 98) ответил Evgeny_CD на Так так! Продолжаем развивать идею -> гетерогеной многопроцессорной системы как идеального средства для отладки. Теперь посмотрим на LPC43xx как на виртуализируемый хард. Real-Time Operating System Modelling and Simulation Using SystemC -->Расширим идею автоматического МемориЧенджДетектора на вариант быстрого 10 нс статического ОЗУ 512K x 32 ->, которое имеет приятный корпус BGA 1.27 и разумную цену (на таких скоростях корпуса TSOP - это лишнее приключение). http://caxapa.ru/486666.html
http://caxapa.ru/488866.html
Берем LPC43xx, ставим на внешнюю шину такую SRAM'ину, FPGA, и вторую такую же срамину на FPGA. Что касается стоимости, то прилично экономим, взяв самый просто Spartan-6 в корпусе BGA 484 (XC6SLX25-2FGG484C $45.29 дижикей I/O 266) - логика внутри проще. Другая крайность XC6SLX150-2FGG484C 338 I/O 484FBGA 150k LE $158.75 на то же посадочное место. Вначале обнуляем Плисовую срамину. Плис работает параллельно, и при записи в любой байт основного ОЗУ она пишет в свою срамину 11111111 в тот же байт :) Можно умнее - 1 байт -> 1 бит, меньше данных потом перекачивать на писюк для анализа, но сути это не меняет. MicroBlaze Micro Controller System --> за счет использования внутренней блочной памяти позволит написать специализированный отладочный инструмент без влияния на процесс отладки. Но нет предела совершенству! Мы идем дальше! Берем и впаиваем XC6SLX100-2FGG484C $ 117.84 или XC6SLX150-2FGG484C 338 I/O 484FBGA 150k LE $158.75, в каждом из которых 268 блоков памяти, более 512 Кбайт на чип. И... запускаем код из внешней SRAM LPC43xx. Далее либо во второй такой же SRAM на ПЛИСке, либо во внутренней блочной памяти устраиваем счетчик обращений к ячейкам памяти кода!!! Так сказать, full профайлер :) Шина у LPC 100 Мгц, и один цикл для SRAM там 3 или 4 такта. Так что в 100 Мгц срамке можно считать - модифицировать - записать. Итого у нас 512к 32битных счетчиков - можно отпрофилировать 512 кода + данных. Или профилировать умнее - код всегда 16 или 32 битный, так что будет более экономно. В любой случае можно создавать качественный автоматический натягиватель для прошивки, против которого JTAG (но только с точки зрения рассматриваемого применения) и стандартный трейсер нервно курят. Мириады тестовых воздействий (FPGA позволит симулировать любые варианты UART|SPI|I2C|Ethernet обмена), автоматический анализ результатов.
http://caxapa.ru/488866.html
Берем LPC43xx, ставим на внешнюю шину такую SRAM'ину, FPGA, и вторую такую же срамину на FPGA. Что касается стоимости, то прилично экономим, взяв самый просто Spartan-6 в корпусе BGA 484 (XC6SLX25-2FGG484C $45.29 дижикей I/O 266) - логика внутри проще. Другая крайность XC6SLX150-2FGG484C 338 I/O 484FBGA 150k LE $158.75 на то же посадочное место. Вначале обнуляем Плисовую срамину. Плис работает параллельно, и при записи в любой байт основного ОЗУ она пишет в свою срамину 11111111 в тот же байт :) Можно умнее - 1 байт -> 1 бит, меньше данных потом перекачивать на писюк для анализа, но сути это не меняет. MicroBlaze Micro Controller System --> за счет использования внутренней блочной памяти позволит написать специализированный отладочный инструмент без влияния на процесс отладки. Но нет предела совершенству! Мы идем дальше! Берем и впаиваем XC6SLX100-2FGG484C $ 117.84 или XC6SLX150-2FGG484C 338 I/O 484FBGA 150k LE $158.75, в каждом из которых 268 блоков памяти, более 512 Кбайт на чип. И... запускаем код из внешней SRAM LPC43xx. Далее либо во второй такой же SRAM на ПЛИСке, либо во внутренней блочной памяти устраиваем счетчик обращений к ячейкам памяти кода!!! Так сказать, full профайлер :) Шина у LPC 100 Мгц, и один цикл для SRAM там 3 или 4 такта. Так что в 100 Мгц срамке можно считать - модифицировать - записать. Итого у нас 512к 32битных счетчиков - можно отпрофилировать 512 кода + данных. Или профилировать умнее - код всегда 16 или 32 битный, так что будет более экономно. В любой случае можно создавать качественный автоматический натягиватель для прошивки, против которого JTAG (но только с точки зрения рассматриваемого применения) и стандартный трейсер нервно курят. Мириады тестовых воздействий (FPGA позволит симулировать любые варианты UART|SPI|I2C|Ethernet обмена), автоматический анализ результатов.