Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Вторник
29 апреля
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Программируемая логика и ЦОС
507987
Топик полностью
Mebius
(16.04.2014 16:07, просмотров: 228)
ответил
ыыыыыыыыыы
на
в симуляторе можно. а если про синтез речь, то что это такое будет физически? (то есть нельзя)
Мне именно для тестбенча. Но в наглую говорит что wait for нельзя для процесса со списком чувствительности.
Ответить
квеста? для верилога я точно знаю, что можно, а для vhdl - принципиальных ограничений не вижу, но язык слегка того... , нужно проверить
-
ыыыыыыыыыы
(16.04.2014 18:56
,
)