caxapa.ru :: The RXv2 instruction set architecture (RXv2) has upward compatibility with the RXv1 instruction set architecture (RXv1). За счет чего получили Capable of 240 DMIPS in operation at 120 MHz

Evgeny_CD^{Архитектор} (02.09.2014 15:15, просмотров: 298) ответил Evgeny_CD на Новое поколение "обресурсенных" RX600 от Renesas: 4M FLAH, 512k SRAM + 32k ECC SRAM, 120 МГц, 0wait на всю память. QFP176. QSPI быстрый на борту. -> По интерфейсам полный фарш, даже SDRAM контроллер есть.

The RXv2 instruction set architecture (RXv2) has upward compatibility with the RXv1 instruction set architecture (RXv1). За счет чего получили Capable of 240 DMIPS in operation at 120 MHz - не понял.

Ответить

- Т.е. он вроде не суперскалярный. - Evgeny_CD(02.09.2014 15:16)

Средства и методы разработки