caxapa.ru :: Зачем ДМА иметь высший приоритет? Чтобы ядро вешать?

Apтём (26.09.2014 17:20 - 17:48, просмотров: 244) ответил Idler на Если бы они сделали копию XMEGA с нормальным DMA (с высшим приоритетом и останавливающимся когда скажут), я бы их c удовольствием покупал даже вдвое дороже оригинальной...

Зачем ДМА иметь высший приоритет? Чтобы ядро вешать?

останавливающимся когда скажут

Разве передачу ДМА нельзя было остановить?

Bit 7 – ENABLE: Channel Enable Setting this bit enables the DMA channel. This bit is automatically cleared when the transaction is completed. If the DMA channel is enabled and this bit is written to zero, the CHEN bit is not cleared until the internal transfer buffer is empty and the DMA transfer is aborted.

Если записать в бит 7 регистра CTRLA 0, то передача должна остановится.

Ответить

- Высший приоритет - чтобы ДМА делал то, для чего, собственно, был изобретен - для изохронной доставки данных, например, к ЦАПу, видеоконвертеру и т.д. С точностью до фазового джиттера, а не "когда будет время и желание". А процессор - медленно и Idler(1528 знак., 26.09.2014 20:39)
  - Вы чего-то особенного хотите... Apтём(2698 знак., 26.09.2014 21:45)
    - Только вот у правильного (по моему скромному мнению) LPC17xx в добавок к DMA имеется еще и FIFO, как в самом контроллере DMA, так и в скоростной (и не только) периферии. Аккурат для того, чтобы "ложку к обеду". - Гудвин(27.09.2014 03:06)
      - FIFO это хорошо, но чтобы DMA в FIFO записал данные нужно получить доступ к шине. А его могут и не дать (с точностью до нескольких тактов). Так что джиттер всё равно возможен. Выдавать данные в порт как хочет Idler всё равно не выйдет. - Apтём(27.09.2014 12:56)
        
        Для этого в том же LPC существуют отдельные банки памяти. Думается, что на нем вполне возможно реализовать, учитывая FIFO, глубиной 4 слова. - Гудвин(27.09.2014 13:40)
        
        а FIFO у DMA на выходе разве есть? или только на входе данных? - Apтём(27.09.2014 13:55)

Микроконтроллеры AVR