ARM, RISC-V контроллеры

А чтож он с%ка ногами то так медленно дрыгает???? Или пнуть куда надо????? Тема уже вобсчемто тут поднималась... но давайте еще раз чтобы вынести вердикт по ей. Короче, для простоты, генерим меандр при помощи двух STR в порт, у меня выходит 6+6+12 clk на период. должно быть два... по архитектуре... Моя не доволен. Ладно думаю, бл#, вставляю для проверки истины "дурак я или надолго" тут же STR считаного с порта регистра в свой масив в RAM - 2 clk !!!!!! Посему вопрос... мож он wait-state вставляет??? как на флешь и периферию, и тады куда пнуть чтобы они отвалились... Приветствуются любые идеи, но тока желательно проверенные...