caxapa.ru :: Вы живете в придуманном мире собственных понятий. "As DVCC ramps up from 0 V at power up, the BOR keeps the device in reset until VCORE is at a sufficient level for operation at the default MCLK rate and for the SVSH and SVSL mechanisms to

VL (12.12.2014 22:57, просмотров: 1) ответил Алексей_Ш на Еще раз повторяю. Меня интересует старт при включении питания. То есть, когда напряжение начинает только нарастать и проц может команды вообще неправильно декодировать и даже где-то читал могут стереть сегмент. Внешний супервизор задерживает старт

Вы живете в придуманном мире собственных понятий. "As DVCC ramps up from 0 V at power up, the BOR keeps the device in reset until VCORE is at a sufficient level for operation at the default MCLK rate and for the SVSH and SVSL mechanisms to be activated"

- Возможно я догадался. У меня в программе включается максимальный режим (24 Мгц). Соответственно, я поднимаю напряжение ядра до максимума. У меня стоит задержка, но видимо мало. Может, какой флаг нужно дождаться? Я с этим микроконтроллером только Алексей_Ш(85 знак., 12.12.2014 23:31, )
  - Тактирование от кварца или DCO? Если от кварца, то нужно ждать флаг готовности. Если от DCO, то у него огромная погрешность, можно легко превысить допустимую частоту и загнать контроллер. - VL(13.12.2014 09:08, )
    - Тактирование от кварца. 24 (Мгц) Но прежде чем кварц заработает, настраиваю модуль питания ядра. Кварц запускается нормально, я проверял биты ошибок. Вообще программа работает нормально (под отладчиком). Раньше проект был сделан на MSP430F2418, Алексей_Ш(1540 знак., 13.12.2014 12:54, )
      - похожие буквы в описании бага FLASH37 - Vit(13.12.2014 13:20)

Микроконтроллеры