caxapa.ru :: ну собственно для SMP достаточно инвалидацию кэша сделать (а L2C у них вообще общий), АМР вообще на халяву. еще раз обращу внимание на xcore - там труЪ многоядерность с поддержкой в ISA и т.п. вот где реальный концепт

ыыыыыыыы (24.12.2014 14:58, просмотров: 1) ответил Evgeny_CD на В доке на Xilinx Zynq и Altera Cyclone® V SE (который с процыком) четко сказано, что ядра поддерживают режимы SMP и AMP. Насчет того, как можно запустить ядра во всех этих alleinner'ах - это еще рисечить и рисечить...

ну собственно для SMP достаточно инвалидацию кэша сделать (а L2C у них вообще общий), АМР вообще на халяву. еще раз обращу внимание на xcore - там труЪ многоядерность с поддержкой в ISA и т.п. вот где реальный концепт

Средства и методы разработки