Apтём (15.01.2015 16:05, просмотров: 329) ответил Evgeny_CD на Просто для понимания, каков размер исходников современного проца. Моделька full SPARC V8 ISA в виде 36,000 lines of SystemVerilog with minimal third-party IP blocks ->-
- Нет, похоже, люди хорошо знают SystemVerilog. Очень хорошо, судя по их статьям! -> - Evgeny_CD(15.01.2015 16:09, ссылка)
- у того же Гейслера ядро на VHDL(!!!) меньше 20к строк. так что че-то неоптимально они, может коментов много :) - ыыыыыыыы(26.01.2015 12:56,
)
- у того же Гейслера ядро на VHDL(!!!) меньше 20к строк. так что че-то неоптимально они, может коментов много :) - ыыыыыыыы(26.01.2015 12:56,
- Нет, похоже, люди хорошо знают SystemVerilog. Очень хорошо, судя по их статьям! -> - Evgeny_CD(15.01.2015 16:09, ссылка)