Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
14 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
ARM, RISC-V контроллеры
574015
Топик полностью
Mahagam
(19.01.2015 17:09, просмотров: 638)
ответил
SciFi
на
Лехко. PLL2: 25 МГц --> 40 МГц. PLL: 40 МГц --> 72 МГц.
кстати, как там PLL каскадируются? нормально? не всякий PLL на входе захочет получать тактовую с другого.
Ответить
нормально каскадируются
-
SciFi
(19.01.2015 17:33
)