Evgeny_CD, Архитектор (10.04.2015 16:55, просмотров: 98) ответил Evgeny_CD на У меня к этим ПИКам две претензии: 1) нет PMP (параллельной шины) 2)жрут 100 ма - ограничит совокупный КПД при малой нагрузке на выходе.
PMP нужен для быстрого обмена с FPGA. Идея моя состоит в следующем. Такт = 2 полутакта для двухтактника.
1) перед началом каждого полного цикла в буферных регистрах FPGA лежат параметры для будущего цикла
2) в начале каждого полного цикла FPGA загружает параметры из буферов и отрабатывает их.
3) В процессе цикла FPGA собирает данные об этом цикле, которые по мере готовности перекачаваются в проц.
Регулирование идет с запаздыванием на 2 такта от реального времени: мы анализируем данные за предыдущий такт и готовим данные для будущего.
Это позволит уменьшить "IO дергатню" проца, и повысит его "КПД" (% тактов на целевую задачу, а не на ее обслугу). Обмен удобно производить по DMA в этом случае.