Схемы, платы, компоненты

DQS и DQ специально группируются для обеспечения выполнения внутри группы DDR-овских времянок - сдвига DQS на 72 или 90град. Для формирования DQS PLL не используется - для этого есть отдельная phase shift cuircit, главное чтобы опорный клок подавался на правильные GCLK. Если опорный клок формируется внутренней PLL, то альтера предлагает вывести его и через плату завести обратно. (Это все из даташита на Stratix, на Cyclone, я думаю, похоже). Так что если хотите получить рабочую DDR, прочитайте внимательно раздел "DDR IO" хендбука.