ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Среда
23 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
594196 Топик полностью
=AlexD= (23.04.2015 17:17, просмотров: 242) ответил POV на Чисто из интереса щас перенесу под Verilog проектик, но... не тот это случай...
Ты бы хоть help почитал, блеать http://quartushelp.altera.com/13.0/mergedProjects/hdl/prim/prim_file_tri.htm
equivalent behavioral Verilog, for example: assign out = oe ? in : 1'bZ;
Это моё личное предвзятое мнение. Любое совпадение с реальностью является случайным и непреднамеренным.
Ответить