ыыыыыыыы (25.05.2015 12:32, просмотров: 1) ответил POV на И вновь Verilog - непонятки с блоком always...hint - посмотри "нетлист" того что получилось. самый лучший софт для этого - synplify. если синтезатор не ругнулся, что "поведение синтезируемой схемы может отличаться", то это описана схема с хитрой логикой по сбросу - то есть на асинхронные входы триггеров заведена логика (шо есть пиздетс по понятиям). если нужен счетчик с загрузкой, то и inc нужно убрать из списка чувствительности (это где posedge) - ведь счетчик (который есть в природе) срабатывает только по перепаду тактового сигнала, а не по перепаду на входе inc. то есть сигнал inc можно менять сколько угодно, пока тактовый выключен - значение счетчика (реального) не изменится
если нужно что-то хитрое (т.н. асинхронщина), я могу конечно расписать как и что, но в 99.9% хитрого ничего не нужно - я гарантирую это