Пока они предлагают: 1) вешать внешнюю память и отлаживать логику с уменьшенной тактовой
2) особо приближенным дают FPGA-модель
Когда логика в общем отлажена - заливать в OTP и там отлаживать тонкие времянки (если вдруг такое надо)
Не надо делать мне как лучше, оставьте мне как хорошо