ARM, RISC-V контроллеры

Как бы состыковать SSC (Synchronous SerialController) в атмеловском АРМе с его отдельными линиями TD и RD c шиной, где все свалено в кучу - толпа кодеков передают и принимают данные по одной линии, каждый включается на передачу в своем таймслоте. SSC так не умеет (насколько я понимаю) и по-хорошему нужно сформировать сигнал разрешения занятия линии и включать им какой-то буфер в тех окнах-таймслотах, где передавать разрешено АРМу. Если бы в распоряжении был второй SCC, я бы задействовал для формирования сигнала разрешения его, передавая 0xFF тогда, когда надо. Но SSC только один. Можно было бы выдавать байты чере SPI, TK SSC на SCK и вперед, но не понятно как синхронизировать байты SPI и таймслоты шины, особенно, учитывая что обмен по шине идет непрерывно, бит за битом, нельзя взять и подождать начала пакета ничего не делая. Вариантов видится два: 1. Тупой. Подключить TD к шине напостоянно через буфер и резистор. Когда шину кто-то занимает, он просто перетягивает сигнал. Есть шансы что с резистором достаточного сопротивления или фронты будут в конец завалены или шина (длиной полметра) соберет все помехи. 2. Не такой тупой. Поставить буфер-преобразователь уровня с автоопределением направления, по типу TXB0108, и уже буфер соединить с TD через резистор. Буфер должне сам занимать шину в те моменты, когда она не занята кем-то еще. Думаю что есть хорошие шансы, что такая автоматика заработает так, как ей захочется, а не так как надо. PS: SSC будет на шине ведущим, т.е. будет тактировать передачу, и выдавать фреймовую синхронизацию.