ARM, RISC-V контроллеры

хе, чот мне кажется, что это всё потому, что порт не напрямую к ядру подключён, а через шину, а шина - через мост. а на мосту - 11 мастеров и 8 слейвов. и какая-то херота на шине получает свой тайм-слот управления. а ещё может быть, что записи по шине хотят кучковаться, чтобы был burst-transfer, или что-то в этом роде. ведь не спроста у армов в кортексе-R7 есть Low Latency Peripheral Port - A dedicated 32-bit AMBA AXI port to integrate latency-sensitive peripherals more tightly with the processor.