Средства и методы разработки

Аппаратная поддержка RTOS ARTESSO от компании KERNELON Silicon Inc., кремний - Renesas (R-IN32M3) ->. Какие интересные штуки водятся! Микриум уже подсуетился и выпустил µC/OS-III HW-RTOS --> https://www.micrium.com/rtos/ucosiiihwrtos/specifications/
http://www.renesas.eu/applications/industrial_equipment/industrial_communications/r-in/peer/documentation.jsp
http://www.micrium …rtos-and-the-r-in32m3/ 1. Базовые идеи достаточно очевидные и интересные, даже если отбросить ускорение TCP-IP. Virtual Queue. Аппаратное управление приоритетом исполнения. Чтобы в фоне считать, на что именно переключить CPU после того, как отработается текущий тик. Мое предположение - там есть очередь не только по задачам, но и по "времени данных", если так можно выразиться. Т.е. отработали мы какую-то задачу по TCP-IP, и надо уснуть либо до истечения таймера, либо до прихода новых данных. При получении данных мы их тоже загоняем в виртуальную очередь чтобы шедулер выбрал время для них согласно приоритету. 2. Многобанковость регистров общего назначения - тоже очевидная идея, есть в немалом количестве чипов живьем. 3. Компактность 100614SASP.pdf стр 19 указаны площади аппаратных блоков, которые реализуют эту самую аппаратную поддержку RTOS. Поражает удивительно маленкая площать, которую все это занимает. В дополнение к этой красоте просится блок "аппаратного выделения памяти". Т.е. эдакий malloc, но в железе, который бы умиел сшивать непрерывное адресное пространство из кусочков. Т.е. зааллокировал ты массив [1024], а оно прошлось по памяти, нашло свободные кусочки и изящно так оттанслировало их в непрервыйн кусок памяти. Эдакий micro-MMU. Вопросы, которые у меня возникают. 1. Идея очевидная и, похоже, не самая сложная в реализации - почему так никто больше не делает? Или патентные тролли все запатентовали? 2. Может, кто-то знает похожие проекты? Я действительно не понимаю, почему MCU строители не делают такое массово.