AU08 (23.06.2016 04:33 - 04:57, просмотров: 6978)Для ATTINY24A можно таким образом реализовать одинаковую частоту для таймеров T0 и T1, если входная частота для T0 вдвое меньше?
unsigned int new_PWM_16_period = (((unsigned int)(Half_PWM_period))*2) - 1;
ICR1 = new_PWM_16_period; // ICR1 Input Capture Register 1 for period PWM
OCR0A = Half_PWM_period - 1; // OCR0A – Output Compare Register A for period ADC
Что такое асимметричный ответ?
Это когда о тебе негативно отзываются в комментарии, а ты об авторе этого комментария пишешь хорошо и по-доброму: в некрологе!
-
- Мне кажется неточно будет, потому что тоггл приходит на +1 импульс входной частоты, а входные частоты разные - Petrovich(23.06.2016 12:58,
)
- Тоже было смутное подозрение, поэтому спросил. Ошибку в 0,4% тестером APPA-3 с погрешностью ±(0,5% +3 ед.сч.) мог и не заметить. Фаза мне не важна, важно совпадение частот. - AU08(23.06.2016 13:29)
- Надо рисовать импульсы в тетрадке в клеточку. Я и опасался за частоты. То есть при Half=2, в ICR1=2*2-1=3(на четвертом импульсе высокой вх. частоты перекувырнется OC1), а в OCR0A=2-1=1(на втором импульсе низкой вх.чатоты перекувырнется OC0). Petrovich(10 знак., 23.06.2016 13:45, )
- Так китайский saleae logic за $5 прекрасно рисует по клеточкам. Пользуюсь всегда. - maik-vs(23.06.2016 15:10)
- типа такого? - AU08(24.06.2016 00:16 - 00:28, ссылка, ссылка)
- Так китайский saleae logic за $5 прекрасно рисует по клеточкам. Пользуюсь всегда. - maik-vs(23.06.2016 15:10)
- Надо рисовать импульсы в тетрадке в клеточку. Я и опасался за частоты. То есть при Half=2, в ICR1=2*2-1=3(на четвертом импульсе высокой вх. частоты перекувырнется OC1), а в OCR0A=2-1=1(на втором импульсе низкой вх.чатоты перекувырнется OC0). Petrovich(10 знак., 23.06.2016 13:45,
- Тоже было смутное подозрение, поэтому спросил. Ошибку в 0,4% тестером APPA-3 с погрешностью ±(0,5% +3 ед.сч.) мог и не заметить. Фаза мне не важна, важно совпадение частот. - AU08(23.06.2016 13:29)
- Не видно никаких препятствий. Можно даже синхронизировать таймеры между собой. - AlexG(23.06.2016 05:21)
- В datasheet, в таблице режимов для T0 для режима 7 приведено, что период задаётся значением в OCRA. Зато в тексте указано, что частоту "оutput compare unit T0" можно менять только в CTC mode (режим 2 в таблице). Мутновато будет. - AU08(23.06.2016 05:27)
- Это где там в тексте такое? Нашел только "This mode allows greater control of the compare match output frequency", но это не означает что в других режимах нельзя задать период. - AlexG(23.06.2016 05:47)
- Да, так точнее. Изменение частоты T0 описано только для CTC mode. И формула зависимости частоты T0 от значения OCRA приведена только для CTC mode. - AU08(23.06.2016 06:22 - 06:33)
- Бывают у Атмела в даташитах недоговорки. На днях выловил в Хмеге недокументированную особенность - манипуляции с регистром настроек USARTа оказывается могут вызывать сброс бита в регистре DDR порта и неожиданное переключение вывода на вход. - AlexG(23.06.2016 06:33)
- Спасибо! - AU08(23.06.2016 06:38)
- Бывают у Атмела в даташитах недоговорки. На днях выловил в Хмеге недокументированную особенность - манипуляции с регистром настроек USARTа оказывается могут вызывать сброс бита в регистре DDR порта и неожиданное переключение вывода на вход. - AlexG(23.06.2016 06:33)
- Да, так точнее. Изменение частоты T0 описано только для CTC mode. И формула зависимости частоты T0 от значения OCRA приведена только для CTC mode. - AU08(23.06.2016 06:22 - 06:33)
- Это где там в тексте такое? Нашел только "This mode allows greater control of the compare match output frequency", но это не означает что в других режимах нельзя задать период. - AlexG(23.06.2016 05:47)
- В datasheet, в таблице режимов для T0 для режима 7 приведено, что период задаётся значением в OCRA. Зато в тексте указано, что частоту "оutput compare unit T0" можно менять только в CTC mode (режим 2 в таблице). Мутновато будет. - AU08(23.06.2016 05:27)
- Мне кажется неточно будет, потому что тоггл приходит на +1 импульс входной частоты, а входные частоты разные - Petrovich(23.06.2016 12:58,