Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
21 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Микроконтроллеры PIC
689422
Топик полностью
LightElf
(26.07.2016 17:13, просмотров: 674)
ответил
Evgeny_CD
на
Вполне логичное предположение. Но тонкость в том, что FPU, как я понимаю, генерится при синтезе ядра, а это зона ответственности MIPS. Там багов быть не должно (теоретически).
Что-то я в MIPS-овых даташитах на microAptiv UP Processor Core вообще не вижу FPU. Может оно там вообще не положено? Типо или MMU или плавучка.
Не надо делать мне как лучше, оставьте мне как хорошо
Ответить
The Memory Management Unit (MMU), consisting of a simple, Fixed Mapping Translation (FMT) mechanism -> Да, похоже, это MIPS решила в меркетинг поиграть. Черти.
-
Evgeny_CD
(26.07.2016 17:19
,
ссылка
)
->
-
Evgeny_CD
(26.07.2016 17:14
,
ссылка
)