Средства и методы разработки

Сравнение Xilinx Zynq UltraScale+ -> и Intel Altera Stratix 10 --> Intel окончательно сорвал башню Альтере, и вдвоем они устремились к звездам... Вырастет спрос на гуру. http://caxapa.ru/694931.html
http://caxapa.ru/694981.html
Есть есть Intel Altera Arria 10 SoC https://www.altera …c/overview.tablet.html Intel Altera Stratix 10 - это космос. Корпусов меньше F1152 Pin 35 mm x 35 mm, 1.0 mm pitch нет. Минимальный камень M20K Memory Blocks 2,196, Variable-Precision DSP Blocks 1,152, 18 x 19 Multipliers 2,304. Quad-core 64 bit ARM® Cortex®-A53 MPCore™ processor минимум. Понятно, что это будет стоить, вероятно, начиная от 5k$, и будет бесполезно для большинства практических применений, например, участников данного форума. Это чипы для тех, кто делает чипы. Вот промоделировать будущий чип для сотика на Stratix 10 - это самое то, это дешево и эффективно (если сравнивать с MPW на 16 нм, например). Ну или коллективом НИИ размером с 5 этажное здание проектировать какую-нибудь УЗ установку с синфазными антенными решетками УЗ элементов. Вторая цель Интела вполне понятна - рынок программируемых кастомных сопроцессоров, которые ускоряют работу "всякого вебдваноль". Также это хороший противовес рынку вычислений на GPU - там топовые GPU имеют как раз под 10TFLOPS single перфоманса, причем получить его на реальных задачах - это еще то упражнение. На фоне такой "накуренности" Интела Zynq UltraScale+ выделяется разумностью подхода и возможных конфигураций. 1. Cortex-R5 с кешами + TCM 128k. 2 штуки. Можно в lock-step (тогда TCM вырастает до 256к), можно как 2 независимых ядра. Самое то для настоящего RT. Частота 533MHz, примерно равно скорости работы FPGA логики. Идеально для синхронной работы проца и логики, с учетом внутренней 128 битной шины AXI 2. Dual-core ARM® Cortex™-A53 MPCore™ up to 1.3GHz для мадших моделей, Quad-core ARM Cortex-A53 MPCore up to 1.5GHz для старших. Всякие там большие матрицы быстро в даблах считать (A53 - там NEON SIMD умеет 2 DP операции за такт делать). Выгодно отличается от SoC предыдущего поколения на Cortex-A9, который DP только за 2 такта делает. 3. Всякие там x32/x64:DDR4, LPDDR4, DDR3, DDR3L, LPDDR3 with ECC, NAND, 2x Quad-SPI, PCIe® Gen2 x4, 2x USB3.0, SATA 3.1, DisplayPort, 4x Tri-mode Gigabit Ethernet, 2xUSB 2.0, 2x SD/SDIO, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO - выглядит довольно сбалансированно. 4. Широким выбор камней, например для UltraScale+ CG от 103 до 600 System Logic Cells (K), DSP Slices от 240 до 2,520. Пока трудно понять, сколько будут стоить камни, думаю, еще год они на рынке не появятся, но я надеюсь, что младшие будут стоить $300...500. 5. Младшие камни не имеют граф. сопроцессора, что дает возможность надеяться на полное документирование кристалла. Например, DisplayPort есть, а GPU, от которого все равно описание никто никогда не даст, нет. Что дает возможность взять большой профессиональный монитор, в котором DisplayPort будет точно, и подключить его к нашему устройству, где наша RTOS (от которой у нас есть ВСЕ исходники) будет рисовать простую картинку АСУ ТП в "умеренно реальном времени". Граф. контроллер типа "frame buffer" на логике родить не так и сложно. Причем, учитывая количество этой логики, например, с оверлеями для вывода композита видеоизображения и нашей "неторопливой графики АСУ ТП" (и даже если зафигачить скалер видео и альфа-оверлей с прозрачностями, эта FPGA и это переживет). 6. ECC на все, Cortex-R5 с lock-step - четкая заточка под функциональную безопасность. Быть может, даже ASIL-D можо выжать. 7. Аппаратная поддержка виртуализации в Cortex™-A53. Можно сделать 3-OSную структуру: * Linux для красивого ГУЯ (QT?), не реалтаймовой сетевой активности и юзеровских приложений. В отдельной песочнице. * профессиональная тяжелая RTOS (QNX, например) * легкая хардкорная RTOS для Cortex-R5. 8. Вполне себе разумные корпуса 19х19 мм. Но, конечно, есть и засады. С текущим поколением SoC FPGA + Cortex-A9 все нифига не гладко. Мы, например, изначально хотели взять Zynq 7000 серии. И даже начали проектировать. Потом внимательно подсчитали жручесть в индустриальном температурном диапазоне для нужного нам чипа (оказалась 10W!!!), его стоиимость при не 600 Мгц (вариант сильно дешевле) Cortex-A9 (там что-то типа 933 оказалось верхней гранью), и поняли, что iMX6D + Altera Cyclone V дешевле более, чем в 2 раза при жручести в 3 раза меньше (для нашего конкретного случая). А красивые мечты, что "мы шаз нашу периферию прямо на AHB залудим" так и остались мечтами - параллельная шина тоже ничего так работает, а с учетом кратной экономии бабла она вообще отлично работает :) Еще раз - важны не деньги сами по себе. Мы просто поняли, что в реальном проекте получается ровно ноль реальных бонусов от использования кремния в 2 раза дороже, а части потребления 10W потребовало бы редизайна изделия Заказчика, куда наша плата идет (что могло бы привести к выпиливанию нас, например). Есть и плюсы. Вот если бы сейчас был такой чип за $300 с потреблением не более 3-4W (конкретно для нашего варианта, это весьма не просто вычислисть), с готовым портом линуха и поддержкой внутри тулчейна работы с Cortex-R5 - мы бы плюнули на деньги и взяли бы его, потому что 4-х кратный рост даблового перфоманса мы бы продали Заказчику за достойную цену. Но пока рассматриваемое семейство выйдет - у нас как раз наступит пора редизайна :) Еще, у меня есть ощущение, что такого рода мегакамни создают спрос на супергуру. Т.е. человек, скажем, год, или даже 2, досконоально изучает камень, пишет порт RTOS|изучает готовый порт, а потом ставится гуру фирмы, который консультирует всех по камню. Ибо сложность всего запихнутого в чудо-чип просто невероятная.