Статья. Круто конечно, но я так до конца и не понял, что они там для 30к цепей симулировали. Но эффективность распараллеливания внушает. Если бы так синтез FPGA, скажем, можно было бы ускорить.... http://www.edn.com/electronics-blogs/ic-designer-s-corner/4442908/Massively-parallel-frameworks-for-in-design-verification