fk0, легенда (18.12.2016 01:42 - 02:13, просмотров: 529) ответил Evgeny_CD на Высоконадежный протокол поверх UART. Частично основано на идеях fk0.
Один хрен, ерунда. И уарт, и модем. Сложно, дорого и ничем не лучше традиционных решений. Я в теме про модем высказал тезис, что нужно как-то ширину полосы доступную в кабеле разменять на простоту приёмопередатчика. Я тут вспомнил, тут три года http://caxapa.ru/440008.html
назад проскакивало (см. ссылку).
Впрочем в чистом виде оно тоже не очень реализуемо: тоже тянет за собой софтовое декодирование. Ну как минимум нужна линия задержки, АЦП... А тут ещё тема проскакивала про российские военные разработки с СШП связью. И оно наталкивает на две мысли.
Первая, что вообще неплохо бы DSSS использовать и в кабеле. Потом, если отрезаем НЧ -- сигнал же всё равно восстанавливается. И к узкополосным помехам (от электродвигателя, например) не очень чувствительно. Но вопрос синхронизации на приёме стоит очень остро, у нас нет массы коррелляторов как в GPS приёмнике.
А что если использовать не сложную последовательность, а ЛЧМ? Если для поиска фазы кодовой последовательности, если без памяти и АЦП, остаётся только перебирать все возможные фазы (за огромное время -- там ж код такой, чтоб специально не корреллировал сам с собой), то для ЛЧМ достаточно выбрать некую одну частоту и ожидать максимум ДПФ (разумеется, частота может меняться постоянно, чтоб не натыкаться на помеху). Т.е. относительно грубо синхронизироваться можно относительно быстро, за один период. Далее нужен механизм точной подстройки, он так же должен постоянно работать на длинных пакетах данных. Здесь напрашивается два корреллятора хотя бы :-( чтоб максимум где-то между ними держать. И здесь нужно получение амплитуды с выхода корреллятора в аналоговом (АЦП) виде.
Причём ДПФ (да и приёмник вообще) упрощается до алгоритма имени АОНа (перемножитель на +-1 и интегратор) и может быть реализован на железной логике с минимальным привлечением CPU, причём без дорогостоящих FPGA или CPLD. Т.е. от CPU требуется формирование бинарного сигнала, с которомы будет идти перемножение -- для того может использоваться SPI, например. Перемножение может быть реализовано на аналоговом мультиплексоре. Интегратор -- схема на ОУ. На выходе компаратор и ввод в CPU сразу в двоичном виде, практически готовые биты. Для синхронизации потребуется какая-то схема поиска локального максимума и боюсь это задача для CPU. Не продумано. К тому же вопрос как кодировать на передаче. Если фазу (как GPS), то ЛЧМ как-то не подходит. Если как в патенте по ссылке, то нужно два перемножителя, два выхода SPI, два интегратора. Есть над чем подумать: ну вот собственно и идея -- перемножителей и всего остального после -- два комплекта (для нулевых и единичных битов), причём с SPI приходят на них чуть сдвинутые фазы (разность не 180 градусов, а больше или меньше), таким образом сравнивая амплитуду для единичных и нулевых битов фаза может непрерывно подстраиваться. От CPU для каждого бита следует подстроить фазу и принять собственно бит. Нужно 2 канала АЦП. Ну и сбросить интеграторы. Не слишком тяжело для мелких пиков.
И ещё современные МК часто имеют встроенные ОУ, компараторы, аналоговые ключи. Почти всего хватает, чтоб вообще отказаться от внешних компонентов. С ключами хуже всего.
[ZX]
