ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Вторник
26 ноября
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
733227
DRAM (02.02.2017 16:36, просмотров: 191)
Подскажите для SDRAM. (MT48LC4M32B2) После окончания цикла READ или WRITE с автопречарджем, burst lengths ну например = 8, через какое время можно новую команду ACTIVE подавать?