Dingo (29.03.2017 12:02, просмотров: 280) ответил Николай Коровин на Ага, и я на то же самое и ругаюсь :-D В зависимости от оптимизации (реюза готовых сигналов) оно может или успеть распространиться, или нет. Как эта неопределённость разрешается в схемотехнике — я приаттачил выше. В ПЛИС — вероятно, никак.Нате вам ещё картинок тогда. Это то же самое, но в разном представлении. Когда среда синтезирует, то она располагает полной информацией, и знает, что у неё даже внутри CPLD/FPGA задержки не нулевые даже между разными участками.
