caxapa.ru :: FPGA надо полагать. Оно выводит параллельно по 128 сэмплов на скорости 437.5MHz

Codavr (28.06.2017 23:46, просмотров: 174) ответил MBedder на Да уж... И чем же с такой скоростью это выгребать да обрабатывать, интересно?

FPGA надо полагать. Оно выводит параллельно по 128 сэмплов на скорости 437.5MHz https://www.altera.com/products/fpga/stratix-series/stratix-10/applications.html

Долой империалистический интернационал!

Ответить

- 128*8=1024 ширина шины? Мдя... - MBedder(29.06.2017 07:25)
  - Их там 4 таких. И у меня резонный вопрос что там за корпус. Ежик? Codavr(29.06.2017 08:07)
    - БГА 600-900 с толстой металлической крышкой. - antm(01.07.2017 13:30, ссылка)
      - Из BGA знаю максимум 1600, а надо 4 с лишним тыщи - Codavr(03.07.2017 10:18, ссылка)
        
        XCVU440-2FLGA2892E - 2892 вывода. Хаос(103 знак., 03.07.2017 12:23, )
        
        Ндя. Если камень сделать сантиметров 10 по диагонали то 4 тыщи должно влезть :) Codavr(03.07.2017 12:40)
        
        Нет нужды пихать все четыре потока в одну ПЛИС. Достаточно только двух потоков: I и Q. - Хаос(03.07.2017 12:49, )
        
        Есть нужда или нет дело десятое. Факт в том что их там 4. Мы тут обсуждаем конкретный камень. - Codavr(04.07.2017 13:25, ссылка)
        
        То есть камень можно уменьшить до 5 см в длину? - Крок(04.07.2017 10:35)
        
        Несомненно. При условии, что данные с АЦП будут идти в формате DDR. :) Хаос(119 знак., 04.07.2017 10:43, )
    - Интересно, когда они догадаются интегрировать АЦП И ПЛИС в одном 16- ногом корпусе? - Крок(29.06.2017 08:29)
      - И 100500 мегабайт туда же? - SciFi(03.07.2017 11:20)
        
        640 килобайт достаточно (с) Самизнаетекто. - Крок(03.07.2017 12:31)
      - Достаточно 8 ног DFN. Вход полосковый 50 Ом, с выхода (вход-выход) шьем функционал вычислителя и МЕЕЕЕЕЕДЛЕННО получаем какой нибудь результат (типо пару светодиодов зажечь по результату обнаружения) :))))) - my504(03.07.2017 11:14)
        
        А что, по двум проводам нельзя передавать информацию быстрее чем 3 бита/сек? - Крок(03.07.2017 12:33)
        
        Можно, но нет необходимости. Продвинутость оборудования заключается в его возможности свести гигантские потоки информации к минимально необходимым для восприятия человеком. - my504(03.07.2017 18:05)
        
        А как же базовые станции сотовых операторов? Хаос(446 знак., 03.07.2017 19:35, )
        
        А в базовых станциях АЦП стоит на входе приемников? my504(496 знак., 03.07.2017 22:59 - 23:02)
        
        Тролить изволите? В любом букваре по SDR есть структурная схема приемника на основе АЦП. Хаос(323 знак., 04.07.2017 06:11, )
        
        Помилуй Бог, причем тут троллинг, если Вы написали всякую ерунду. АЦП не стоИт НА ВХОДЕ приемника. Как раз по заявленным мной "сомнениям". У него тупо не хватит динамического диапазона. Да и с входной чувствительностью проблемы. Сиречь, даже при my504(568 знак., 04.07.2017 08:03 - 08:08)
        
        Отмечу, что для большого динамического диапазона важна лишь линейность шкалы АЦП. Энергия шума квантования при частоте выборки, многократно превышающей полосу канала связи, обрезается канальным фильтром. Nikolay_Po(1270 знак., 04.07.2017 10:24 - 10:31)
        
        Сопсно, я на это и намекал. Но предложенная Вами концепция сильно радикальна для меня. - Крок(03.07.2017 18:14)
      - Ну тогда туда же до кучи позитронный суперлинк на много петабайт в секунду - MBedder(29.06.2017 08:37)
        
        Зачем? Как правило, на выходе любой самой навороченной измерительной схемы выход "годен-не годен", ну или "72%" (вариант: "650 граммов") - не чаще 3 раз в секунду. - Крок(03.07.2017 12:30)
    - Да, слона-то я и не приметил. Монстр! - MBedder(29.06.2017 08:29)

Схемы, платы, компоненты