ktvxd (16.08.2017 14:02, просмотров: 1) ответил Sl на Вопрос по STM32F7xxx TIM2/3/4/5
1. Похоже так и нет поддержки ETR у TIM5. В Кубе тоже нет. В даташите в таблице "alternate function mapping" тоже нет (но есть TIM1_ETR, TIM2_ETR, TIM3_ETR, TIM8_ETR, LPTIM1_ETR). Предлагаю использовать другой таймер у которого есть ETR :) Или использовать триггер TI1_ED.
2. Если у TIM5 нет ETR то и бита SMCR.OCCS тоже не будет ведь:
OCCS: OCREF clear selection
This bit is used to select the OCREF clear source
0: OCREF_CLR_INT is connected to the OCREF_CLR input
1: OCREF_CLR_INT is connected to ETRF