ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
22 ноября
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
777871 Топик полностью
Ксения (04.09.2017 14:45, просмотров: 402) ответил Экспериментатор на Это не так. Если в схеме не будет отрицательных напряжений, то на входе при отсутствии нагрузки будет положительный потенциал. Если источник сигнала имеет низкое выходное сопротивление, то с этим можно жить. Лично мне, не хотелось бы увидеть на
При свободном щупе и будет ровно столько, на сколько его отъел от +Vref резисторный делитель. Разве в этом могут быть какие-то сомнения? Но если внешний сигнал подается с входа какого-то ОУ, то резисторный делитель не должен это напряжение просаживать. Т.е. выход ОУ можно считать источником напряжения с нулевым сопротивлением.
Ответить