-
- Параллельный интерфейс надо модернизировать под сегодняшние реалии. Можно считать, что это и есть та самая модернизация. Из вкусного: унификация интерфейса ОЗУ и флеш, и если некуда спешить, то не обязательно использовать все линии. - SciFi(04.12.2017 13:57)
- Это уже что-то, спасибо. Читал обзорно, но нигде не увидел. - Dingo(04.12.2017 13:59)
- -> Есть материал. Кратко: для 8 битной шины 11 или 12 пинов, и все это на 86 Мгц SDR или 64 МГц DDR --> - Evgeny_CD(04.12.2017 14:25, ссылка, ссылка)
- Насчёт можно не использовать все линии это я только что придумал. Надеюсь, так оно и есть. - SciFi(04.12.2017 14:12)
- Это уже что-то, спасибо. Читал обзорно, но нигде не увидел. - Dingo(04.12.2017 13:59)
- PCIe x 4, которые используется в M.2 - наглядное доказательство преимущества. Там 2...3 Гбайт/сек на реальных быстрых SSD получается. И пинов там совсем немного. - Evgeny_CD(04.12.2017 13:00)
- PCIe 16 lane дает пропускную способность, которые PCI и AGP даже и не снились. - Evgeny_CD(04.12.2017 12:56)
- В 16 раз больше PCIe x1 ? - Dingo(04.12.2017 13:05)
- Мене твой стеб поеятен. На самом деле разница есть - гибкость. Ты можешь одну пару или 16 или еще больше, если нужно. А так, паралельно последовательная шина - наверно правильнее. :) - Shatun_(04.12.2017 13:17)
- Моя основная мысль была про то, что OctoSPI не особо отличается от 8-битной синхронной памяти на соответствующей частоте. Вот и спросил - в чём разница? Стёб про PCIe есть, да. - Dingo(04.12.2017 13:41, ссылка)
- Отличается, причем, принципально. PCIe использует технологию "клока встроенного в данные", в то время как внешняя синхронная память использует отдельный провод для внешнего клока. - Хаос(04.12.2017 13:50,
)
- UPD: сама же шина OctoSPI, отличается от параллельной шины синхронной памяти тем, что команда и адрес передаются не по отдельным проводам, а по шине MOSI, как в обычной SPI. Ваш, КО.. - Хаос(04.12.2017 13:59,
)
- QuadSPI vs SYNCMEM. Я не совсем удачно упомянул PCIe в качестве примера того, как последовательный интерфейс становится опять параллельным, и мне не совсем понятно, что на него все так возбудились. Я не сравниваю его с QuadSPI. - Dingo(04.12.2017 13:57)
- Да никто не возбудился. Всем пофиг.. :) - Хаос(04.12.2017 14:03,
)
- Вот если в дешевых МК появится шина JESD204B (или PCIe x1,2,4), вот это будет повод.. :) - Хаос(04.12.2017 14:05,
)
- Вот если в дешевых МК появится шина JESD204B (или PCIe x1,2,4), вот это будет повод.. :) - Хаос(04.12.2017 14:05,
- Да никто не возбудился. Всем пофиг.. :) - Хаос(04.12.2017 14:03,
- UPD: сама же шина OctoSPI, отличается от параллельной шины синхронной памяти тем, что команда и адрес передаются не по отдельным проводам, а по шине MOSI, как в обычной SPI. Ваш, КО.. - Хаос(04.12.2017 13:59,
- Отличается, причем, принципально. PCIe использует технологию "клока встроенного в данные", в то время как внешняя синхронная память использует отдельный провод для внешнего клока. - Хаос(04.12.2017 13:50,
- Моя основная мысль была про то, что OctoSPI не особо отличается от 8-битной синхронной памяти на соответствующей частоте. Вот и спросил - в чём разница? Стёб про PCIe есть, да. - Dingo(04.12.2017 13:41, ссылка)
- В 118 раз больше, чем у PCI-33 :) - Хаос(04.12.2017 13:17,
)
- Причем это дуплексная скорость, в отличие от симплексного классического PCI. - Evgeny_CD(04.12.2017 13:27)
- Так при чем тут PCI? С ISA надо сравнивать! - Shatun_(04.12.2017 13:24)
- Evgeny_CD выше сравнивал PCIe c шинами PCI и AGP. - Хаос(04.12.2017 13:29,
)
- Evgeny_CD выше сравнивал PCIe c шинами PCI и AGP. - Хаос(04.12.2017 13:29,
- Мене твой стеб поеятен. На самом деле разница есть - гибкость. Ты можешь одну пару или 16 или еще больше, если нужно. А так, паралельно последовательная шина - наверно правильнее. :) - Shatun_(04.12.2017 13:17)
- В 16 раз больше PCIe x1 ? - Dingo(04.12.2017 13:05)
- Так параллелят для видео, для остальных устройств 1-2 линий достаточно. Есть в этом плюс. - Ruslan(04.12.2017 08:10)
- Параллельный интерфейс надо модернизировать под сегодняшние реалии. Можно считать, что это и есть та самая модернизация. Из вкусного: унификация интерфейса ОЗУ и флеш, и если некуда спешить, то не обязательно использовать все линии. - SciFi(04.12.2017 13:57)