ARM, RISC-V контроллеры

не очень понял насчет связи volatile и критических секций. для типа критических секций мне обычно хватает простого сохранения состояния, запрета прерываний и после собственно восстановления состояния #define __enter_critical() {uint32_t SR_SAVE = __get_PRIMASK();__disable_irq() #define __exit_critical() __set_PRIMASK(SR_SAVE);}