Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Вторник
22 апреля
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Программируемая логика и ЦОС
804525
Топик полностью
POV_
(26.12.2017 13:16, просмотров: 1)
ответил
Dingo
на
Так надо-то? Смотрю, уже ответили, но generate тут и правда совсем не обязателен(и даже лишний). Только у меня параллельный на выход.
Эммм.. а это точно верилог?
Нет, VHDL. Я только на нём умею и
сразу упомянул этот момент
потом затёр. Прицепите как компонент, если именно мой вариант приглянулся. Наверняка и на верилоге так можно, но я
не умею
долго возиться буду. Может Mahagam или Николай
Dingo
(44 знак., 26.12.2017 13:21 - 13:24
)
Угу, поимею в виду. Сейчас уж на одной паре регистров ручкамиописанных отлажу девайс, там буду думать над расширением.
-
POV_
(26.12.2017 15:45
,
)