Evgeny_CDАрхитектор (21.03.2018 00:26, просмотров: 383) ответил argus98 на Осталось только выкинуть FPGA за ненадобностью - и идеальная система готова
Вспоминаем про CPLD Xilinx CoolRunner II и Altera MAX® V Экспертно я бы оценил, что в 64 ячейки предложенное мной влезет. Если долго и тщательно кодить.
CoolRunner II
XC2C32A-6QFG32I 32-QFN (5x5) 21 I/O 25 - $1.61
XC2C64A-7QFG48I 48QFN 37 I/O 25 - $3.71
XC2C128-7VQG100I 80 I/O 25 - $8.54
MAX® V
5M40ZE64I5N CPLD 32MC 7.5NS 64EQFP I/O 54 1 - $1.20
5M80ZE64I5N CPLD 64MC 7.5NS 64EQFP I/O 54 1 - $2.4
5M160ZE64I5N CPLD 128MC 7.5NS 64EQFP I/O 54 1 - $4.8
5M240ZT100I5N CPLD 192MC 7.5NS 100TQFP I/O 79 1 - $6.8
CoolRunner II интересен тем, что у него триггер в ячейке умеет считать по обоим фронтам - штатно получается счетчик на удвоенной частоте. И вообще есть поддержка DDR, DDR контроллер влазит в 128 ячеек с использованием чуть более 50% ресурсов.
MAX® V дешев, но надо внимательно разбираться - насколько хорошо он разводится.